Ltspice’da gelistirmeye calistiginiz proje buyudukce sistikce (her projede oldugu gibi) projeyi organize etmek zorlasir, parcalar arasindaki baglantilari anlamak ve takip etmek karmasiklarisir. Bu nedenle iyi tanimlanmis (yani girdisi ciktisi ve gorevi belli) parcalari bir butun halinde gruplayarak kullanmak isimizi ciddi anlamda kolaylastiracak ve tasarimlari hizlandiracaktir. Bu isleme muhendislikte soyutlama (abstraction) denir. Yani bir sistemin gerekli olmayan uygulama detaylari gizlenir ve sadece islevsel ciktilari onem kazanir/kullanilir. Ozellikle buyuk sistemler modellerken oldukca gereklidir. Simdi bunun bir ornegini Ltspice’da nasil yapacagimizi bir ornek uzerinden gorelim.
Bu ornekte asagidaki ortak-emiterli yulseltec devresini bir altdevre olarak tasarlayalim. (Ortak emiterli bir amfi devresininin nasil tasarlanacagini bir baska yazida anlatmaya caliscam). Bu devrenin gerilim kazanci yaklasik olarak kollektor ve emiter direnclerinin orani olacaktir. Bu da 5’e yakin bir deger yapar.
Bu devreyi Ltspice’da tasarladiktan sonra menuden Label Net secenegini secerek devrenin giris ve cikis portlari icin isim verelim. Port type acilir menusunden giris icin input, cikis icin de output turunde portlar olusturacagiz.
Ornegimizde altdevre icin yukseltilecek sinyal Q1 transistorunun beyzine uygulanacak. Bu yuzden port type’i input secip port ismine Vin vererek olusturulan label net’i transistorun beyzine baglayalim. Ayni islemi port turunu output secip port ismini de Vout yaparak tekrarlayalim ve olusan label neti yukaridaki devrede goruldugu gibi kapasitorun ucuna baglayalim. Verdigimiz port isimlerini daha sonra altdevreye bir sembol cizip port eklerken kullanacagiz. Sekil-1’deki devreyi tamamladiktan sonra ce_amplifier adiyla kaydedelim. Buradaki isimlerdirme de onemli cunku Ltpsice bu altdevre ve devrenin ilgili devre sembolunu ortak dosya isimleri uzerinden esliyor.
Simdi sira geldi olusturan bu amfi devresine ait bir altdevre sembolu tasarlamaya. Bunun icin File>New Symbol seceneklerini secip sembol olusturucuyu acalim. Alt devremiz icin kullanacagimiz devre sembolunu Draw menusu altindaki secenekleri kullanarak ekrana cizelim. Ben bir yultseltgec tasarladigimiz icin kazanci sembolize eden yatay ucgen sembolu cizdim. Yine text secenegini kullanarak da sembol uzerine altdevre hakkinda istedigimiz bilgilendirmeyi yapabiliriz.
Daha sonra Edit>Add Pin/Port seceneklerini takip ederek (ya da sag tus menusu uzerindeki Add pin secenegini secerek) daha onceden tanimlamis oldugumuz input ve output portlarinin isimlerini Sekil-6’te gosterildigi gibi yazip (Vin ve Vout icin ayri ayri), Sekil-7’daki gibi sembol uzerinde istedigimiz yerlere yerlestirelim.
Olusturdugumuz bu sembol dosyasini da ce_amplifier adiyla daha onceki dosyayi kaydettigimiz dizine kaydedelim. Boylece bu dizinde ayni adlari tasiyan, tasarladigimiz yukseltecinin alt detaylarinin bulundugu (asil devrenin oldugu) bir dosya, bir de sadece tum devreyi giris cikis seklinde soyutladigimiz bir sembol dosyasi bulunuyor. Artik tasarladigimiz bu yulselteci baska devrelerde, icerisindeki detaylarla muhatap olmadan sadece sembolunu cagirarak rahatca kullanabilirz. Simdi bunu bir ornek uzerinde gorelim.
Ltspice’da yeni bir proje actiktan sonra menuden component ekleme simgesine tiklayalim. Acilan pencereden olusturmus oldugumuz yukseltgec modelining oldugu dizini Top directory’den secelim. Sekil-8’de goruldugu gibi altdevremiz ce_amplifier adiyla acilan listede cikacaktir. Hazirladigimiz altdevreyi sectigimiz de ise altdevrenin devre sembolunu sol taraftaki pencerede gorecegiz.
OK diyerek altdevreyi projemize ekleyelim ve Sekil-9’daki ust devreyi olusturalim. Olusturdugumuz yulseltgec altdevresini test etmek icin input olarak tepe degeri 200mV ve frekansi 5kHz bir sinus sinyali kullanalim (V1). Sinus sinyalinin cikisini olusturdugumuz altdevrenin girisine baglayalim. .tran 1m komutuyla 1ms’lik bir simulasyon suresi ayarlayip projeyi calistiralim.
Devredeki Vout ve Vin sinyallerini cizdirelim. Sekil-10’da giris sinyalini yesil, cikis sinyalini de mavi renkte goruyorz. Goruldugu gibi tasaraldigimiz altdevre bekledigimiz gibi calismis ve yaklasik 4.25 civarinda bir gerilim kazanci saglamistir. Bu kazanc tabii ki bir yuk baglandiginda degisecektir ancak bu yazinin amaci sadece basit bir altdevrenin nasil tasarlanip kullanicagini gostermekti. Detayli yukseltgec tasarimlarini baska bir yazida anlatacagim.
Bu yaziyi da yanimda beni sabirla bekleyip destegini hic bir zaman esirgemeyen sevgili karima ithaf ediyorum 🙂
Emin Ucer 